当前位置：首页 > news >正文

数据库网站开发工具工程建设质量安全管理协会网站

news 2025/9/18 16:26:52

数据库网站开发工具,工程建设质量安全管理协会网站,广州平面设计公司,网站注销主体填写原因根据状态转移表实现时序电路描述某同步时序电路转换表如下，请使用D触发器和必要的逻辑门实现此同步时序电路，用Verilog语言描述。电路的接口如下图所示。输入描述： input A , input clk , …

根据状态转移表实现时序电路

描述

某同步时序电路转换表如下，请使用D触发器和必要的逻辑门实现此同步时序电路，用Verilog语言描述。

电路的接口如下图所示。

输入描述：

input A ,
input clk ,
input rst_n

输出描述：

output wire Y

解题思路：

①首先根据题干中的状态转换表，给出次态 $Q_1^{n+1},Q_0^{n+1}$ 和输出 $Y$ 的卡诺图，如下所示：

表达式为 $Q_1^{n+1}=Q_1^{n+1}\oplus Q_0^n \oplus A,Q_0^{n+1}=\overset{-}{Q_0^n}$ ，其中：

输出方程： $Y=Q_0^nQ_1^n$

由于题干中所使用的触发器为D触发器，根据D触发器的特征方程， $Q_1^{n+1} = D_1, Q_0^{n+1} = D_0$ ，得到其状态方程；

因此，激励方程为 $D_1=Q_1^{n+1}\oplus Q_0^n \oplus A,D_0=\overset{-}{Q_0^n}$ ;

代码：

下面给出两种代码：

①寄存器未单独例化

`timescale 1ns/1nsmodule seq_circuit(input                A   ,input                clk ,input                rst_n,output   wire        Y   
);reg Q0, Q1;
always @(posedge clk or negedge rst_n)beginif(!rst_n)Q0 <= 1'b0;elseQ0 <= ~Q0 ;
end always @(posedge clk or negedge rst_n)beginif(!rst_n)Q1 <= 1'b0;elseQ1 <= Q1 ^ Q0 ^ A;
endassign Y = Q1 & Q0;endmodule

②将寄存器单独例化

`timescale 1ns/1nsmodule seq_circuit(input                A   ,input                clk ,input                rst_n,output   wire        Y   
);//代码二
wire q0, q1, d0, d1;
//激励方程
assign d0 = ~q0;
assign d1 = A ^ q0 ^ q1;
//状态方程
DFF D0 (.d(d0), .clk(clk), .rst_n(rst_n), .q(q0));
DFF D1 (.d(d1), .clk(clk), .rst_n(rst_n), .q(q1));
//输出方程
assign Y = q0 & q1;endmodule//带复位端的D触发器
module DFF(input        d, input        clk, input        rst_n,output   reg q);always @(posedge clk or negedge rst_n) beginif (!rst_n) q<= 1'b0;else q<= d; end
endmodule

查看全文

http://www.yayakq.cn/news/574328/