国外做直播网站,公司企业网站维护,有哪些调查网站可以做兼职,asp网站建设课程设计名称#xff1a;基于DE0开发板的交通灯十字路口红绿灯
软件#xff1a;Quartus
语言#xff1a;VHDL
要求#xff1a;
设计一个十字路口交通信号灯的控制电路。分为两种情况#xff0c;正常状态和报警状态。
1.正常状态#xff1a;要求红、绿灯按一定的规律亮和灭基于DE0开发板的交通灯十字路口红绿灯
软件Quartus
语言VHDL
要求
设计一个十字路口交通信号灯的控制电路。分为两种情况正常状态和报警状态。
1.正常状态要求红、绿灯按一定的规律亮和灭并在亮灯期间进行倒计时且将运行时间用数码管显示出来。
绿灯亮时为该车道允许通行信号红灯亮时为该车道禁止通行信号。
要求主干道每次通行时间为 60秒支干道每次通行时间为 30 秒。
每次变换运行车道前绿灯闪烁持续时间为 5 秒。
即车道要由 X转换为 Y时X在通行时间只剩下 5 秒钟时绿灯闪烁显示 Y仍为红灯。
2.报警状态亮黄灯蜂鸣器响起。蜂鸣器高电平触发
外接键盘三种模式的切换高峰正常夜晚
高峰x绿灯 35S 红灯25Sy绿灯 25S 红灯35S。
夜晚x绿灯 45S 红灯45Sy绿灯 45S红灯45S
本代码已在DE0-CV开发板验证板子资料如下
FPGA_DE0-CV.pdf
代码下载DE0开发板交通灯十字路口红绿灯_Verilog/VHDL资源下载
代码网hdlcode.com 部分代码展示
LIBRARY ieee;USE ieee.std_logic_1164.all;
ENTITY Traffic_Light_Control ISPORT (clk : IN STD_LOGIC;--50Mhz
reset : IN STD_LOGIC;--复位key_1 : IN STD_LOGIC;--正常状态按键key_2 : IN STD_LOGIC;--高峰状态按键key_3 : IN STD_LOGIC;--夜晚状态按键sw1 : IN STD_LOGIC;--主路报警开关sw2 : IN STD_LOGIC;--支路报警开关beep : OUT STD_LOGIC;--报警蜂鸣器red_1 : OUT STD_LOGIC;--主路灯green_1 : OUT STD_LOGIC;--主路灯yellow_1 : OUT STD_LOGIC;--主路灯red_2 : OUT STD_LOGIC;--支路灯green_2 : OUT STD_LOGIC;--支路灯yellow_2 : OUT STD_LOGIC;--支路灯HEX0 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);--数码管0HEX1 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);--数码管1HEX2 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);--数码管2HEX3 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0)--数码管3);
END Traffic_Light_Control;
ARCHITECTURE behave OF Traffic_Light_Control IS
--分频模块
COMPONENT CLOCK IS-- Divide 50MHz to 1Hz
GENERIC(D : INTEGER : 50000000);--仿真时改小为50加快仿真速度实际上板验证时改为50000000PORT(CLK: IN STD_LOGIC;DAV: OUT STD_LOGIC);END COMPONENT;
--交通灯控制模块
COMPONENT Traffic_Light_ctrl ISPORT (clk : IN STD_LOGIC;reset : IN STD_LOGIC;clk_1Hz : IN STD_LOGIC;--1Hz信号key_1 : IN STD_LOGIC;--正常状态按键key_2 : IN STD_LOGIC;--高峰状态按键key_3 : IN STD_LOGIC;--夜晚状态按键sw1 : IN STD_LOGIC;--主路报警开关sw2 : IN STD_LOGIC;--支路报警开关
beep : OUT STD_LOGIC;--报警蜂鸣器red_1 : OUT STD_LOGIC;--主路灯green_1 : OUT STD_LOGIC;--主路灯yellow_1 : OUT STD_LOGIC;--主路灯red_2 : OUT STD_LOGIC;--支路灯green_2 : OUT STD_LOGIC;--支路灯yellow_2 : OUT STD_LOGIC;--支路灯main_time : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);--主路倒计时branch_time : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)--支路倒计时);
END COMPONENT;
--显示模块COMPONENT HEX ISPORT (clk : IN STD_LOGIC;SMG_1 : IN STD_LOGIC_VECTOR(7 DOWNTO 0);SMG_2 : IN STD_LOGIC_VECTOR(7 DOWNTO 0);HEX0 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);HEX1 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);HEX2 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);HEX3 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END COMPONENT;SIGNAL clk_1 : STD_LOGIC;SIGNAL main_time : STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL branch_time : STD_LOGIC_VECTOR(7 DOWNTO 0);设计文档(文档可下载)
设计文档.doc
1. 工程文件 2. 程序文件 3. 程序编译 4. RTL图 5. 管脚分配 6. Testbench 7. 仿真图
