内容型网站制作网页的颜色模式为

参考知乎

常问的 Verilog 基础

1. 二分频是怎么写的

2. 阻塞和非阻塞及其应用

3. 写一个100MHz的时钟

4. Reg 和 wire 的区别

5. Logic 和 wire 的区别，两者可以转换吗

6. 用你最擅长的语言找出1-100的质数

7. 一个最简单的八位加法器应该怎么验证？才有完备性？2148在一个CPU系统中，有2个master通过一个2*1的AXI总线访问一个Slave简述如何构造验证场景来进行验证，并保证验证的完备性。

8. FIFO 作为一个通用的逻辑单元模块，应该怎么测试？

9. 异步FIFO的测试点

10. 对同步电路和异步电路的理解

11. 跨时钟域

12. 状态机描述方法

13. 什么是建立时间和保持时间

14. 对于建立时间和保持时间违例的解决方法按优先级有？

15. 触发器和锁存器的区别

16. ASIC开发基本流程

17. 低功耗设计方法和思路

18. Clockjitter 和 clockskew 的区别

手撕代码

1. 用任意语言写1-100的质数

2. 奇数分频和偶数分频

3. 画出可以检测10110串的状态转移图，要求没检测到一次该序列，输出两个周期的高电平信号，用低功耗方式

4. 用Verilog实现1bit信号边沿检测功能，输出一个周期宽度的脉冲信号

5. 异步复位，同步释放----

6. 跨时钟域（快时钟到慢时钟，或者是慢时钟到时钟）97，序列信号发生器，在dk信号作用下周期性输出“0010110111”

7. 描述带进位输入、输出的两位全加器。端口：A/B为加数，CIN为进位输入，S为和，COUT为进位输出----

8. 写一个同步FIFO，给定深度和位宽

9. 异步FIFO测试点，会画结构

10. 握手

11. 写一个100MHz的时钟

12. 红绿灯

13. 贩卖机

14. 断言和随机约束

15. 找出8bit中第一次出现1的个数verilog

16. 串并转换

17. 脉冲检测

18. 格雷码和二进制之间的转换

SV和UVM