dw个人网站设计优化网站作用
1. 存储器的类型
1.1 按照存储介质来分类
-  
半导体存储器: TTL, MOS 易失性
 -  
磁表面存储器: 磁头, 载磁体;
 -  
磁芯存储器: 硬磁材料, 环状元件
 -  
光盘存储器: 激光, 磁光材料;
 
1.2 按照存取方式分类
存取时间 与 物理地址无关: (随机访问)
-  
随机存储器, 在程序的执行过程中, 可读 , 可写;
 -  
只读存储器, 在程序的执行过程中, 只读;
 
存取时间 与 物理地址有关 (串行访问)
-  
顺序存取存储器, 磁带
 -  
直接存取存储器, 磁盘;
 
1.3 按照作用分类
存储器:
主存储器,
 Flash Memory;
 高速缓冲存储器 cache;
 辅助存储器

2. 存储器的层次结构

2.1 为什么要划分 存储层次
由于各种不同类型的存储器之间,
 存取速度 和存储容量 相差较大,
即寄存器类型的 存储器, 速度最快, 但是容量却最小;
而主存级别的 存储器, 虽然容量增大,但是相对于CPU 中寄存器,速度却慢了很多;
2.2 缓存和主存层次
缓存和 主存之间, 是为了 解决 速度差异较大的问题,
主存和辅存之间: 是为了解决 容量 的问题, 而主存 和辅存 之间采用了 虚拟地址映射的关系。

3. 主存储器
MDR: memory data register, 主存数据寄存器, MDR 用来保存要被写入地址单元 或者 从地址单元读入的 数据, 是一个数据寄存器,即该寄存器中存放的是数据
MAR: memory address register  主存地址寄存器, 地址寄存器, 该寄存器中 存放的是地址, MAR: 用来保存数据将要被传输到的 地址位置 或者 数据来源的地址位置;
之所以前面开头加上M:  代表的是Memory 主存,表示目的地是主存或者来源于主存。
即虽然当前的数据 保存在cpu中寄存器中, 但是该数据来源于 主存, 或者将要存放到主存中;
  
  数据将要存放到主存中的地址,  或者数据来源于主存中的地址;
3.1 主存储器的基本组成
由地址总线负责: CPU  中的MAR(主存地址寄存器)  和主存之间进行通信;
数据总线负责: CPU 中的 MDR(主存数据寄存器)  和主存之间通信;
CPU中的控制电路, 控制读写 功能;


3.2 主存中存储单元地址的分配
一个十六进制数需要占用4位二进制,
 8 个 十六进制数,  需要占用 32位 二进制;
 保存在存储单元当中,
-  
将高位字节的地址作为存储器的地址;
高位字节,12存放在低地址;
低位字节,78存放在高地址;
并且以高位字节,即12所在的地址,作为存储地址,即图中的字地址0,

 -  
将低位字节地址作为存储器的字地址;
低位字节,78存放在低地址,并且以 
观察,两者都是以低地址作为字地址的;
3.3 主存的存储容量与存储速度
存储容量 主存 存放二进制代码的总位数
存储速度
- 存取时间 存储器的访问时间, 读出时间 写入时间
 - 存取周期 连续两次独立的存储器操作, (读或写)所需的最小间隔时间 读周期 写周期
 - 存储器的带宽: 位、秒
 
4 主存储器的 - 半导体芯片简介
4.1 半导体存储芯片的基本结构

上方带有横线,表示低电平有效
片选线:CS, CE
 读写控制线: WE
 
用 8 个一位的16k 存储芯片, 组成一组8位的存储器,
每组为8位,总共需要4组;

4.2 半导体存储芯片的译码驱动方式:
- 线选法:
 
通过地址译码器, 选出其中的一个地址线。
 读写控制电路, 选择 读操作 还是 写 操作;
 
- 重合法
 
使用,双向地址译码器,
 
5. 随机存起存储器RAM
5.1 静态 RAM
T1~ T4 触发器,用于保存数据;
多组 T1~ T4,
 
读操作:
T5, T6  行选,列选;
 

