设计素材网站好融资吗一键生成装修效果图

        VCS®是一种高性能、高容量的Verilog®模拟器，它将先进的高级抽象验证技术集成到一个开放的本地平台中。VCS是一个编译代码模拟器。它使您能够分析、编译和模拟Verilog、SystemVerilog、OpenVera和SystemC设计描述。它还为您提供了一组模拟和调试功能，以验证您的设计。这些特性为源代码级调试和模拟结果查看提供了功能。VCS通过为RTL功能验证提供最快和最高容量的Verilog仿真，加快了完整的系统验证。

模拟器支持抢占
        VCS支持模拟抢占。如果挂起VCS模拟，VCS将等待安全内存点挂起作业并签入许可证。当稍后恢复VCS模拟时，它将检查许可证，并从暂停的点开始继续模拟。您可以使用ctrl+z或kill–TSTP<pid>来抢占VCS中的模拟。

Setting Up the Simulator（设置仿真器）
        本节概述了准备运行VCS的基本步骤。它包括以下主题：

Verifying Your System Configuration（验证系统配置）
        您可以使用syschk.sh脚本检查您的系统和环境是否符合Synopsys产品给定版本的QSC要求。QSC（合格系统配置）代表所有由Synopsys内部维护和测试的系统配置。要检查您所在的系统是否满足QSC要求，请输入：
        % syschk.sh
要启用跟踪，可以取消注释syschk.sh文件中的set-x行，或者输入以下命令：
        % sh -x syschk.sh >& syschk.log
使用syschk.sh-v生成更详细的输出流，包括脚本使用的各种二进制文件的确切路径等。例如：
        % syschk.sh -v​​​​​​​
        注：如果在使用syschk.sh脚本之前将其复制到其他位置，则还必须将syschk.dat数据文件复制到同一目录。您还可以参考VCS发行说明的"Supported Platforms and Products"部分，以获得支持的平台以及推荐的C编译器和链接器版本的列表。

Obtaining a License（获取许可证）
您必须拥有运行VCS的许可证。要启动新许可证，请执行以下操作：
（1）验证许可证文件是否正常运行：​​​​​​​
        ​​​​​​​        ​​​​​​​% lmcksum -c license_file_pathname
        运行此许可实用程序可确保许可证文件未损坏。对于许可文件中的每个INCREMENT语句，您都应该看到一个“OK”。
注：snpslmd平台二进制文件和附带的FlexLM实用程序是单独提供的，不包含在本发行版中。
您可以从Synopsys网站下载这些二进制文件作为Synopsys通用许可（SCL）工具包的一部分，网址为：http://www.synopsys.com/cgi-bin/ASP/sk/smartkeys.cgi
（2）启动许可证服务器：
        % lmgrd -c license_file_pathname -l logfile_pathname
（3）将LM_LICENSE_FILE或SNPSLMD_LICENCE_FILE环境变量设置为指向许可证文件。
        % setenv LM_LICENSE_FILE /u/edatools/vcs/license.dat
        或
        % setenv SNPSLMD_LICENSE_FILE /u/edatools/vcs/license.dat
注释：-可以使用SNPSLMD_LICENSE_FILE环境变量为Synopsys工具显式设置许可证。
        -如果设置了SNPSLMD_LICENSE_FILE环境变量，则VCS将忽略LM_LICENSE_FILE环境参数。

Setting Up Your Environment（设置环境）
要运行VCS，需要设置以下环境变量：
（1）$VCS_HOME环境变量
        将环境变量VCS_HOME设置为安装VCS的路径，如下所示：
        % setenv VCS_HOME installation_path
（2）$PATH环境变量
        将UNIX PATH变量设置为$VCS_HOME/bin，如下所示：
        % set path = ($VCS_HOME/bin $path)
        OR
        % setenv PATH $VCS_HOME/bin:$PATH
（3）LM_LICENSE_FILE 或 SNPSLMD_LICENSE_FILE 环境变量：
        将许可证变量LM_license_FILE或SNPSLMD_license_FILE设置为许可证文件，如下所示：
        % setenv LM_LICENSE_FILE Location_to_the_license_file
        或
        % setenv SNPSLMD_LICENSE_FILE /u/edatools/vcs/license.dat
注释：-可以使用SNPSLMD_LICENSE_FILE环境变量为Synopsys工具显式设置许可证。
        -如果设置了SNPSLMD_LICENSE_FILE环境变量，则VCS将忽略LM_LICENSE_FILE环境参数。

Setting Up Your C Compiler（设置C编译器）
        在Solaris VCS上，需要C编译器来编译中间文件，并链接您模拟的可执行文件。Solaris不包含C编译器，因此，您必须为Solaris购买C编译器或使用gcc。对于Solaris，VCS假定C编译器位于其默认位置（/usr/ccs/bin）。RHEL32、RHEL64和IBM RS/6000 AIX平台都包含C编译器，VCS假定编译器位于其默认位置（/usr/bin）。可以使用环境VCS_CC或-CC编译时选项指定不同的C编译器。

Using the Simulator（使用仿真器）
VCS使用以下步骤来编译和模拟Verilog设计：
        •编译设计
        •仿真设计
VCS提供了VCS可执行文件来编译和完善设计。该可执行文件使用设计或工作库中的中间文件编译设计，生成目标代码，并静态链接它们以生成二进制仿真可执行文件simv。

Simulating the Design（仿真设计）
        通过执行二进制仿真可执行文件simv来仿真设计。

Basic Usage Model（基本的使用模型）
        Compilation（编译）
                % vcs [compile_options] Verilog_files
        Simulation（仿真）
                % simv [run_options]

Default Time Unit and Time Precision（默认的时间单元和时间精度）

        默认的时间单元是1s；
        默认的时间精度是1s。